

1/1

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-242020

(43)Date of publication of application: 29.10.1991

(51)Int.CI.

H03K 17/687

H03K 17/16

H03K 19/0175

H03K 19/0185

(21)Application number : 02-040143

(71)Applicant: NEC CORP

(22)Date of filing:

20.02.1990


(72)Inventor: WABUKA YUTAKA

### (54) OUTPUT BUFFER

### (57)Abstract:

PURPOSE: To reduce the overshoot or undershoot at an output point by devising the buffer so as to supply a current only through an output transistor(TR) whose impedance is equal to that of a signal transmission line.

constitution: When an output voltage approaches a high voltage level, the output of an auxiliary control circuit G17 goes to a high level, then a TR P12 is turned off, and when an output voltage approaches a low voltage level, the output of an auxiliary control circuit 18 goes to a low level and a TR N12 is turned off, the TRs P12, N12 have a geometrical size to satisfy the delay time of the output buffer on request. That is, the low output impedance of the auxiliary output TRs P12, N12 is required for obtaining a high speed output buffer. Thus, the overshoot or undershoot caused in an output signal passing through the signal transmission line is decreased.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

# ⑲ 日本 箇特許庁(JP)

⑩特許出顯公開

# ⑫ 公 開 特 許 公 報 (A)

平3-242020

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)10月29日

H 03 K 17/687 17/16 19/0175 19/0185

Н 7125 - 5 J

> 8221-5 J 8941-5 J 8941 - 5 J

H 03 K 17/687 19/00

101 Ď 101

審査請求 未請求 請求項の数 1 (全4頁)

60発明の名称 出力パツファ

> ②特 頭 平2-40143

顧 平2(1990)2月20日 忽出

涇 個発 明 者 ≸⊓ 日本電気株式会社

東京都港区芝 5 丁目33番 1 号 日本電気株式会社内 裕

東京都港区芝5丁目7番1号

MH. 理 弁理士 内原

発明の名称

创出

頭

出力バッファ

#### 特許請求の範囲

互いに電圧レベルの異なる2つの電圧級の間に 直列に接続され信号伝送路の特性インピーダンス に等しい出力インピーダンスを有する第1トラン ジスタ及び第2トランジスタと、入力信号に基づ き前記第1トランジスタと前記第2トランジスタ とを相補的に切り替える制御信号を発生させる制 御部と、前記第1トランジスタと前記第2トラン ジスタとの間に設けられた出力ノードとを催える 出力パッファにおいて、前記第1トランジスタ及 び前記第2トランジスタとそれぞれ並列に接続さ れた第3トランジスタ及び第4トランジスタと、 前記第1トランジスタと同時に前記第3トランジ スタをオンさせ前記第3トランジスタのオンから オフまでの時間を規定する第1計時手段と第1電

圧検出手段とにより出力ノード電圧が高電圧レベ ルに達する資前に前記第3トランジスタをオフさ せる第1補助制御部と、前記第2トランジスタと 岡時に前記第4トランジスタをオンさせ前記第4🤇 トランジスタのオンからオフまでの時間を規定す る第2計時手段と第2世任検出手段により出力ノ ード電圧が低電圧レベルに達する直前に前記第4 トランジスタをオフさせる第2補助制御部とを備 えることを特徴とする出力バッファ。

#### 発明の詳細な説明

〔産業上の利用分野〕

本発明は出力パッファに関する。

## 〔従来の技術〕

従来の出力バッファとしては、例えば第4図に 示されているようなものが知られており、第4因 に示されている出力バッファは入力信号13でP· チャネルトランジスタP31とNチャネルトラン ジスタN31とを相補的に切り替え、特性インピ ーダンス2。の信号伝送路を通して出力信号03

のレベルを制御している。第4図に示されている インダクタンスし及び容量Cは特性インピーダン ス2。の信号伝送路を等価的に表したものである。 なお、G31、G32は出力トランジスタ制御回 路である。

#### 〔発明が解決しようとする課題〕

近年、LSIを用いたシステム高速化に伴いてシステム高速化には駆動能力が大きく、できたが要求されるように対応するとが要求される。 のように対応するとのように対応しているのは、一シュートが表生するという問題がある。

## (課題を解決するための手段)

本発明は互いに電圧レベルの異なる 2 つの電圧 源の間に直列に接続され信号伝送路の特性インピ ーダンスに等しい出力インピーダンスを有する第

1トランジスタ及び第2トランジスタと、入力信 号に基づき前距第1トランジスタと前記第2トラ ンジスタとを相補的に切り替える制御信号を発生 させる制御部と、前記第1トランジスタと前記第 2トランジスタとの間に設けられた出力ノードと を備える出力バッファにおいて、前記第1トラン ジスタ及び前記第2トランジスタとそれぞれ並列 に接続された第3トランジスタ及び第4トランジ スタと、前記第1トランジスタと同時に前記第3 トランジスタをオンさせ前記第3トランジスタの オンからオフまでの時間を規定する第1計時手段 と第1電圧検出手段とにより出力ノード電圧が高 電圧レベルに達する直前に前記第3トランジスタ をオフさせる第1補助制御部と、前記第2トラン ジスタと同時に前記第4トランジスタをオンさせ 前紀第4トランジスタのオンからオフまでの時間 を規定する第2計時手段と第2電圧検出手段によ り出力ノード電圧が低電圧レベルに達する直前に 前記第4トランジスタをオフさせる第2補助制御 部とを備える。

## (実施例)

次に、本発明について図面を参照して説明す

本発明の一実施例を示す第1図を参照するとイ ンダクタンスしと容量Cは特性インピーダンス2 。の信号伝送路を等係な回路に置き着えたもので あり、出力トランジスタP11、N11は信号伝 送路の特性インピーダンスと等しい出力インピー ダンスを有し、入力信号11に基づき出力トラン ジスタ回路G11、G12により相補的に切り替 えられる。補助出力トランジスタP12は入力信 号11の立ち下がり時に出力トランジスタ補助制 御回路G17が発生するLowパルスにより、P チャネルトランジスタP11と同時にオンとなり、 計時手段を有するパルス発生回路G13及び出力 ノード高電圧レベル検出回路15により、出力電 圧が高電圧レベルに近づくと補助制御回路G17 の出力がハイレベルとなりトランジスタP12は オフ状態となる。また、補助出力トランジスタN 12は入力信号11の立ち上がり時に出力トラン

第2団は従来のトライステート出力バッファに対応する本発明の他の実施例を示す。制御信号 C 2がロウレベルの場合は出力トランジスタ P 2 1 、 N 2 2 は する マスタ P 2 1 、 N 2 2 は 可以 C 2 5 、 G 2 6 は 入力禁止状態となる。この実施の場合も、トランジスタ P 2 1 、 N 2 1 の 出力イ

ンピーダンスは、 等しく、トランジスタP22. N22は低出力インピーダンスにする。

上述した各実施例の構成を採ることにより、第 3 図に示すように、信号伝送路を通った出力信号 0 1 、 0 2 に生じるオーバーシェートやアンダー シュートを低減することができる。


## 〔発明の効果〕

# 図面の簡単数明


第1 図は本発明の一実施例の物成を示す回路図、 第2 図は本発明の他の実施例の構成を示す回路、 第3 図は本発明の入力信号とバッファ出力信号と を示す波形図、第4 図は従来例の構成を示す回路 図、第5 図は従来例の入力信号とバッファ出力信 号とを示す波形図である。

1 1 . 1 2 … 入力信号、 O 1 . O 2 … 出力信号、 C 2 … 制御信号、 G 1 1 . G 1 2 . G 2 1 . G 2 2 … 出力信号トランジスタ制御回路、 G 1 3 . G 1 4 . G 2 3 . G 2 4 … パルス 発生回路、 G 1 5 . G 1 6 . G 2 5 . G 2 6 … 出力ノード電圧検出回路、 G 1 7 . G 1 8 . G 2 7 . G 2 8 … 出力トランジスタ補助制御回路、 P 1 1 . P 2 1 . P 1 2 . P 2 2 … トランジスタ、 N 1 1 . N 2 1 . N 1 2 . N 2 2 … トランジスタ、 L … インダクタンス、 C … 容量。


#### 代理人 弁理士 内 原 智




第1四




第2回





第4回



-98-